연구목표
-충북대에 AI 시스템반도체 융합 연구센터를 설립하고 인공지능 시스템반도체 및 핵심요소 기술을 개발하여 충청권역 핵심 산업인 시스템반도체 산업의 미래성장 동력을 제공하는 것을 목표로 함
-진화 가능한 AI 가속기 및 신경망 자동 탐색 및 경량화 기술을 연구하고 멀티칩으로 확장 가능한 타일구조에 신경망의 연산들을 분할하여 최적의 타일에 배치함으로써 AI SoC 크기/전력소모를 최소화하고 성능을 최적화하는 기술을 개발함
-상황변화에 따라 진화 가능한 타일구조 AI SoC 설계 및 멀티칩으로 확장 가능한 가속기를 개발하고 온칩 메모리 (eDRAM or 차세대 SRAM)를 통합한 NPU 타일 IP를 개발하는 타일 확장용 interface 및 NoC (Network on Chip) 구조 개발
-초저전력 아날로그 컨볼루션 뉴럴넷 타일 IP을 개발하고 디지털 타일 및 메모리 타일간 라우팅 및 저전력 멀티칩 인터페이스 개발
-타일 구조 AI SoC를 적용하여 스마트팩토리 및 스마트모빌리티 AI 응용시스템을 개발하고 멀티칩 기반 AI SoC의 성능 검증
-개발된 확장형 AI SoC와 응용 S/W를 참여기업들과 함께 스마트팩토리 및 스마트 모빌리티 시장에 상용화를 추진하고 충북지역에 AI SoC 분야 전문연구원 양성
연구내용
□ 1 연구그룹: 고확장성 메모리 통합 타일형 AI 시스템반도체 개발
-상황적응 진화형 뉴럴넷 구조연구 및 타일 확장형 AI 연산기 및 메모리 구조 연구
-타일형 AI 가속기를 위한 온칩 메모리 타일 개발 및 인공신경망의 Sparsity 특성을 활용한 저전력 임베디드 메모리 개발
-재구성 가능 PE에 최적화된 확장형 텐서 레지스터 파일 구조 개발 및 적응적 양자화 연구
-초저전력 아날로그 컨볼루션 뉴럴넷 회로 및 타일 IP를 개발하고, 대규모 아날로그 컨볼루션 뉴럴넷 구현을 위한 멀티칩 타일에 분할 최적화
-각 타일 IP 및 단일칩 AI SoC의 다양한 타일 IP 및 SoC를 설계하고 각 진화 단계의 DNN을 적용하여 FPGA에서 AI SoC 칩 검증 후 AI SoC 단일칩 제작
-확장 가능한 멀티칩 구조 SoC 설계 및 계층적 메모리 개발 및 eDRAM 또는 차세대 온칩 메모리 통합 멀티칩 설계
-멀티칩 타일 구조 AI SoC칩 제작 및 대형 DNN을 적용하여 추론 검증
□ 2 연구그룹: 상황적응 진화 가능한 심층신경망 개발 및 연산 분할 배치기술 연구
-환경 변화에 따른 AI SoC의 리소스 제약을 반영한 딥러닝 뉴럴넷 모델 압축 및 구조 탐색 방법 연구 개발
-타일구조의 싱글칩 AI SoC용 목표 정확도 및 처리속도를 만족하는 자동 뉴럴넷 구조 탐색(NAS) 기술 개발
-탐색된 뉴럴넷 모델을 분할하여 타일에 최적화 배치를 위한 시뮬레이터 개발
-멀티칩 타일구조 AI SoC 설계 최적화를 위해 상황 변화에 따른 진화형 대규모 뉴럴넷 구조 탐색 방법 개발
-멀티모달 멀티 태스크를 멀티칩 AI SoC 환경에서 실시간으로 처리 가능한 뉴럴넷 자동 탐색 및 최적의 타일 배치 자동화 플랫폼 개발
□ 3 연구그룹: 진화 가능 AI SoC의 검증 및 스마트 X에 적용하여 AI 응용 개발
-진화형 AI SoC 기반 스마트 팩토리 위치인식 및 불량검출 응용기술 개발 및 AI SoC에 적용
-Multi-view 깊이/임의시점 예측용 DNN 응용을 개발하고 이 DNN을 1세부에서 개발되는 타일구조 AI SoC에 적용하여 SoC칩 성능 검증
-또한 비정형 환경에 강인한 스마트 모빌리티 AI 응용 개발하여 2단계에서 개발되는 멀티칩 AI SoC에 적용하여 멀티칩에서 단계적으로 진화하는 AI 기능/성능 검증
-스마트 X(Everything) 응용에서 센서종류의 진화 멀티 테스크로 진화하는 AI의 추가적 기능을 구현하기 위해 2세부의 뉴럴넷 탐색 및 타일에 분할 배치 결과를 적용하고 1세부의 타일구조 멀티칩에 탑재하여 응용 시스템 개발 및 성능 검증
-참여기업과 협력하여 스마트팩토리 및 모빌리티용 검증환경 구축 및 멀티칩 AI SoC를 탑재한 상용화 시스템 개발